Le CTO d'AMD parle de Chiplet : l'ère du co-scellage photoélectrique approche

Les dirigeants de la société de puces AMD ont déclaré que les futurs processeurs AMD pourraient être équipés d'accélérateurs spécifiques à un domaine, et que même certains accélérateurs sont créés par des tiers.

Le vice-président senior Sam Naffziger s'est entretenu avec le directeur de la technologie d'AMD, Mark Papermaster, dans une vidéo publiée mercredi, soulignant l'importance de la standardisation des petites puces.

« Les accélérateurs spécifiques à un domaine constituent le meilleur moyen d'obtenir les meilleures performances par dollar et par watt.C’est donc absolument nécessaire pour progresser.Vous ne pouvez pas vous permettre de fabriquer des produits spécifiques pour chaque domaine, nous pouvons donc avoir un petit écosystème de puces – essentiellement une bibliothèque », a expliqué Naffziger.

Il faisait référence à Universal Chiplet Interconnect Express (UCIe), un standard ouvert pour la communication Chiplet qui existe depuis sa création début 2022. Il a également obtenu le soutien généralisé d'acteurs majeurs de l'industrie tels qu'AMD, Arm, Intel et Nvidia. comme beaucoup d'autres petites marques.

Depuis le lancement de la première génération de processeurs Ryzen et Epyc en 2017, AMD est à la pointe de l'architecture des petites puces.Depuis lors, la bibliothèque de petites puces de House of Zen s'est développée pour inclure plusieurs puces de calcul, d'E/S et graphiques, les combinant et les encapsulant dans ses processeurs grand public et de centre de données.

Un exemple de cette approche peut être trouvé dans l'APU Instinct MI300A d'AMD, lancé en décembre 2023, livré avec 13 petites puces individuelles (quatre puces d'E/S, six puces GPU et trois puces CPU) et huit piles de mémoire HBM3.

Naffziger a déclaré qu'à l'avenir, des normes telles que UCIe pourraient permettre à de petites puces construites par des tiers de se frayer un chemin dans les packages AMD.Il a mentionné l'interconnexion photonique sur silicium – une technologie qui pourrait atténuer les goulots d'étranglement de la bande passante – comme ayant le potentiel d'apporter de petites puces tierces aux produits AMD.

Naffziger estime que sans interconnexion de puces à faible consommation, cette technologie n'est pas réalisable.

« La raison pour laquelle vous choisissez la connectivité optique est que vous souhaitez une bande passante énorme », explique-t-il.Pour y parvenir, vous avez donc besoin d’une faible consommation d’énergie par bit, et une petite puce dans un boîtier est le moyen d’obtenir l’interface la plus économe en énergie.Il a ajouté qu’il pensait que le passage à l’optique de co-emballage « était en train de se produire ».

À cette fin, plusieurs startups de photonique sur silicium lancent déjà des produits capables de faire exactement cela.Ayar Labs, par exemple, a développé une puce photonique compatible UCIe qui a été intégrée dans un prototype d'accélérateur d'analyse graphique construit par Intel l'année dernière.

Reste à savoir si les petites puces tierces (photoniques ou autres technologies) trouveront leur place dans les produits AMD.Comme nous l'avons déjà signalé, la normalisation n'est que l'un des nombreux défis à relever pour permettre l'utilisation de puces multipuces hétérogènes.Nous avons demandé à AMD plus d'informations sur sa stratégie en matière de petites puces et vous informerons si nous recevons une réponse.

AMD a déjà fourni ses petites puces à des fabricants de puces concurrents.Le composant Kaby Lake-G d'Intel, introduit en 2017, utilise le cœur de Chipzilla de 8e génération ainsi que le GPU RX Vega d'AMD.La pièce est récemment réapparue sur la carte NAS de Topton.